Entwicklung eines Modells zur schnellen Abschätzung von Ressourcen von FPGAs und ASICs für die automatisierte IP-Core-Generierung mit redFIR 2

Student:Adam Monostori
Title:Entwicklung eines Modells zur schnellen Abschätzung von Ressourcen von FPGAs und ASICs für die automatisierte IP-Core-Generierung mit redFIR 2
Type:masters thesis
Advisors:Kókai, G.; Frühauf, H.; Burger, M.; Schumann, N.
State:submitted on May 13, 2005
Prerequisits:
Topic:

Einleitung:

Zum automatisierten Entwurf digitaler Schaltkreise ist es notwendig, die den Ressourcenbedarf eines IP-Cores schon während des Entwurfes auf Systemebene abzuschätzen. Im Projekt „redFIR2" basiert der automatisiert zu generierende FIR-Filter-IP-Core auf einer Bibliothek mit neun einfachen skalierbaren Basismodulen. Je nach ausgewählter IC-Zieltechnologie und Wortbreite der Ein- und Ausgangsdaten unterscheidet sich der Ressourcenbedarf der Basismodule erheblich. Eine schnelle Schätzung der notwendigen IC-Ressourcen ist jedoch eine wichtige Grundlage, um optimale - auf eine Technologie angepaßte - IP-Cores zu generieren. Im wissenschaftlichen Umfeld [1,2,4,5] existieren bereits einige wenige Verfahren zu Bestimmung einzelner IC-Ressourcen, wie Verdrahtungen, Schaltungsfläche oder Leistungsaufnahme. Deren Schätzverfahren basieren jedoch auf dedizierten Algorithmen für festgelegte Technologien und lassen nur mit hohem Aufwand für neue oder erweiterte Technologien übertragen. Die Basis dieser Arbeit soll der erstmalige Einsatz flexibler lernender Verfahren zur Schätzung des Ressourcenbedarfs bilden.

Aufgabenstellung:
Der Student/ die Studentin soll nach eingehender Analyse möglicher FPGA- und ASIC-Zieltechnologien und der Struktur der Basismodule beispielhaft mindestens zwei verschieden FPGA-Technologien und eine ASIC-Technologie auswählen. Für diese sind geeignete Verfahren zur Bestimmung der Ressourcennutzung zu evaluieren und daraus Modelle für die „redFIR2"-Basismodule[3] abzuleiten. Dabei ist zum einen auf die verschiedenartigen IC-Ressourcen, wie Fläche, Zahl der Verdrahtungen, Latenz oder Leistungsaufnahme zu achten, zum anderen ist die Einfachheit und die Adaptionsfähigkeit des Modells zu berücksichtigen. Aus diesen Erfahrungen soll dann von Studenten ein lernendes Verfahren vorgeschlagen werden, mit dem die ausgewählten und auch weitere Technologien und neue Basismodul-Bibliotheken in das redFIR-System integriert werden können. Die praktische Verifikation soll durch die Integration des Verfahrens in das redFIR2 System erfolgen und dessen Schätzungen mit den Implementationsergebnissen verglichen werden.

watermark seal